Information

Spécification JTAG / norme IEEE 1149

Spécification JTAG / norme IEEE 1149


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

JTAG, boundary scan est maintenant une technologie bien établie qui est largement utilisée dans de nombreux domaines de test au sein de l'industrie électronique. L'utilisation de la technologie JTAG est née de la nécessité de pouvoir fournir un accès de test suffisant pour toutes les cartes les plus complexes alors que l'accès aux tests diminuait. En conséquence, la technologie de balayage des limites a été introduite et la spécification JTAG ou la norme JTAG est maintenant fermement établie.

Avec l'augmentation de la complexité des éléments électroniques ces dernières années, la spécification JTAG est devenue le format de test accepté pour tester des unités électroniques compactes et complexes. En fait, JTAG est souvent la seule méthode réalisable qui peut être utilisée dans de nombreux cas car l'accès à de nombreux nœuds de circuit n'est pas possible.

Qu'est-ce que JTAG?

La technologie JTAG utilise une technique qui n'exige pas que le système de test ait un accès direct à chaque nœud. La norme JTAG est capable d'accéder à l'état des nœuds dans le circuit en passant un flux de données série dans l'élément sous test, puis en lisant l'état du flux lorsqu'il sort de la carte.

Pour ce faire, la spécification JTAG définit une cellule de verrouillage de registre à décalage qui est intégrée à chaque connexion externe de chaque périphérique compatible avec le scan de frontière ou JTAG. Dans des conditions de fonctionnement normales, c'est-à-dire lorsqu'elle n'est pas testée, la cellule reste transparente et n'affecte pas le fonctionnement de l'appareil. Lorsqu'il est utilisé pour le balayage des limites, le JTAG testant le registre à décalage est réglé sur un mode dans lequel il peut transférer des données vers la cellule suivante de l'appareil. Il existe des points d'entrée et de sortie définis pour les données pour entrer et sortir de l'appareil, et il est donc possible de chaîner plusieurs appareils entre eux. De cette manière, JTAG peut tester des circuits intégrés individuels ou des cartes complètes (à condition qu'il y ait suffisamment de périphériques compatibles JTAG, boundary scan sur la carte.)

Lorsqu'il est utilisé dans JTAG, mode de test de balayage de frontière, il permet à un flux de données série (vecteur de test) d'être passé d'une cellule de verrouillage de registre à décalage à la suivante. Les cellules de balayage de limite dans les dispositifs capturent des données à partir de la ligne de circuit intégré ou forcent des données sur elles. De cette manière, un système de test qui peut entrer un flux de données dans la chaîne de registres à décalage peut établir des états sur la carte et également surveiller des données. En configurant un flux de données série, en le verrouillant en place, puis en surveillant le flux de données de retour, il est possible d'accéder aux circuits sur la carte et de vérifier qu'un flux de données de retour est ce qui est attendu.

Développement des spécifications JTAG

Le développement de la technologie de balayage des frontières, la technologie JTAG, a commencé en 1985, lorsqu'un groupe connu sous le nom de Joint Test Action Group a été créé. Les initiales de ce groupe ont été rapidement abrégées en JTAG et le nom est resté depuis pour décrire cette technologie désormais solidement établie.

La solution résultante conçue par JTAG était la technologie de balayage des limites pour le test. La spécification JTAG qui en résulte a depuis été largement utilisée par de nombreux domaines de l'industrie électronique, devenant une technique standard utilisée par de nombreux fabricants.

Balayage des limites, la technologie JTAG repose sur l'utilisation de circuits intégrés VLSI dotés d'une capacité de balayage des limites. En conséquence, une normalisation est nécessaire dans toute l'industrie électronique. Afin de garantir que cela se produit, le balayage des limites a été adopté par l'Institut ou les ingénieurs électriciens et électroniciens, IEEE aux États-Unis sous le nom IEEE1149. Le premier numéro de la norme de balayage des limites a été publié en 1990 et son objectif déclaré était de tester les interconnexions entre les circuits intégrés montés sur des cartes, des modules, des hybrides et d'autres substrats. Depuis lors, d'autres révisions de la spécification JTAG ont eu lieu.

Obtention de la spécification ou spécification JTAG

Compte tenu de l'importance de la spécification JTAG et de son utilisation par de nombreux fabricants, vendeurs d'équipements de test et autres, la spécification a été adoptée par l'IEEE, Institute of Electrical and Electronic Engineers basé aux États-Unis.

Si des copies de la norme IEEE 1149.1 sont nécessaires, elles peuvent être obtenues auprès de la source suivante:

Département des normes IEEE
445, allée Hoes
P.O. Boîte 1331
Piscataway, NJ 08855-1331
Etats-Unis

Spécification JTAG

Afin d'adopter l'analyse des limites, ou solution de test JTAG, l'IEEE a mis en place un certain nombre de comités ou groupes de travail pour traiter les différents aspects de la technologie, et les normes qui en résultent portent leurs numéros. En fait, Joint Test Action Group ou JTAG est le nom usuel utilisé pour la norme IEEE 1149.1 intitulée Standard Test Access Port and Boundary-Scan Architecture. Les numéros standard IEEE 1149 sont ceux qui sont cités comme définitions de la technologie JTAG.

Les numéros de comité sont indiqués ci-dessous:

  • IEEE 1149.1: ce groupe aborde le test des assemblages numériques. Ce numéro de comité est celui normalement considéré comme celui utilisé pour la spécification JTAG.
  • IEEE 1149.2: le groupe a fusionné avec le groupe IEEE 1149.1 et est désormais obsolète.
  • IEEE 1149.3: groupe est devenu obsolète.
  • IEEE 1149.4: ce groupe traite des tests pour les assemblages mixtes de signaux et analogiques.
  • IEEE 1149.5: traite du test au niveau du système.
  • IEEE 1149.6: La norme IEEE 1149.6 a été approuvée en mars 2003 et étend la capacité de IEEE 1149 pour inclure les réseaux AC couplés et différentiels.
  • IEEE 1149.7: Ceci définit le port d'accès de test de nouvelle génération, TAP.7.
  • IEEE 1532: il s'agit d'une norme dérivée pour la programmation dans le système des appareils numériques.

Bien que IEEE 1149.1 soit la norme la plus couramment utilisée, c'est-à-dire la spécification JTAG et qu'elle est souvent citée dans la littérature, les autres sont également importantes dans leurs propres domaines. Comme le montre la liste, certains groupes travaillant sur des aspects différents ou connexes de la spécification JTAG ont terminé leurs tâches et ont été fusionnés ou rendus obsolètes.

La spécification JTAG telle que définie dans la norme IEEE 1149.1 est celle qui est utilisée par l'industrie des tests électroniques. Il est largement utilisé car il permet d'obtenir une couverture de test beaucoup plus grande que toute autre technologie de test, en particulier pour les assemblages où l'accès aux nœuds n'est pas possible. En conséquence, la spécification JTAG est utilisée pour tester des éléments allant des circuits intégrés individuels jusqu'aux assemblages électroniques complexes. Compte tenu du fait qu'il n'y a pas d'autres technologies de test viables disponibles dans ces circonstances, la spécification JTAG sera en évidence pendant de nombreuses années à venir


Voir la vidéo: What is Boundary Scan? (Juin 2022).